|
Current Ph.D. Thesis
Low-Power Design Techniques for FPGAs
Juan
Pablo Oliver
Universidad
de la República (Uruguay)
Panned Q4/2012
Self-Timed Techniques for FPGA Prototyping
Carlos Minchola
Universidad Autónoma de Madrid
Escuela Politécnica Superior
Planned Q4/2012
Thermal Characteristics and Methods for FPGA Technology
John
Jairo León
Universidad Autónoma de Madrid
Escuela Politécnica Superior
Planned Q4/2012
A Fault Tolerant Microprocessor Core Design
Juan Antonio Ortega
Universidad Autónoma de Madrid
Escuela Politécnica Superior
Planned Q4/2012
[Abstract] [Teseo DB]
Past Ph.D. Thesis
Robótica Modular y Locomoción:
Aplicación a Robots Ápodos
Juan González Gómez
Universidad Autónoma de Madrid
Escuela Politécnica Superior
21/11/2008
Apto
Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Colimación Electrónica de Rayos Gamma mediante un Cristal CZT de Gran Volumen
Estanislao
Aguayo Navarrete
CIEMAT
(co-director: José Pérez Morales) and Universidad Autónoma de Madrid
Escuela
Politécnica Superior
Fecha de Lectura: 15/06/2007
Apto
Cum Laude (Unanimidad)
[Abstract]
[Teseo DB]
Estimación Estadística de Consumo en FPGAs
Elías Todorovich Stipanovich
Universidad Autónoma de Madrid
Escuela Politécnica Superior
12/7/2005
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Diseño de Circuitos con Protocolos de Sincronizacion
Self Timed en
Dispositivos Programables FPGA
Susana Ortega Cisneros
Universidad Autónoma de Madrid
Escuela Politécnica Superior
2005
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Sistema Electrónico para el Análisis y Rehabilitación de Lesiones en el
Ligamento Cruzado Anterior
Juan Raygoza Panduro
Universidad Autónoma de Madrid
Escuela Politécnica Superior
2004
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Aportes a la Reducción de Consumo en FPGA
Gustavo Sutter Capristo
Universidad Autónoma de Madrid
Escuela Politécnica Superior
1 5/4/2005
Apto Cum Laude (Unanimidad) y Premio Extraordinario de la Escuela Politécnica
Superior, UAM
[Abstract] [Teseo DB]
Técnica de Verificación Térmica para Arquitecturas Dinámicamente
Reconfigurables
Sergio López Buedo
Universidad Autónoma de Madrid
Escuela Politécnica Superior
27/6/2003
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Diseño e Implementación de Arquitecturas Dinámicamente Reconfigurables
basadas en Microprocesador (FIPSOC)
Julio Faura Enríquez
Universidad Autónoma de Madrid
Escuela Politécnica Superior
01/06/2001
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Técnicas de reducción de complejidad en filtros digitales no recursivos.
Estudio, diseño y síntesis lógica
Martínez Peiró, Marcos Antonio
Politécnica de Valencia
E.T.S.I. Telecomunicación
28/6/2000
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Diseño e implementación FPGA de multiplicadores serie/paralelo utilizando
aritmética de dígito serie y su aplicación a procesamiento en tiempo real
Javier Valls Coquillat
Politécnica de Valencia
E.T.S.I. Telecomunicación
15/10/1999
Apto Cum Laude (Unanimidad)
[Abstract] [Teseo DB]
Last update
|