|
Home |
Circuitos Electrónicos Digitales Información General de la Asignatura |
|
Are you
interested in TFG, Master Thesis or PhD Degree at the DSLab UAM? |
Profesores: o Eduardo Boemo (Teoría y Labs Martes
y Miércoles) o Federico
García Salzmann (Labs Jueves y Viernes) Planificación (última
modificación 10ABRIL19): http://arantxa.ii.uam.es/~cedeps/planific.pdf Ficha
Asignatura: o
Curso:
Primero
- Grado en Ingeniería de Tecnologías y Servicios de
Telecomunicación o
Semestre:
2º
(Enero - Mayo) o
Créditos:
6
ECTS o
Página
del Laboratorio de CED: pulse aquí o
Página
de la tecnología FPGA utilizada en CED: Xilinx o
La
información de esta asignatura relacionada con los resultados de
evaluación se enviará a través de la plataforma Moodle Requisitos
Previos: Esta asignatura se imparte
en el segundo semestre del primer curso, por lo que no se establece
ningún requisito previo. Sin embargo, algunas habilidades son
fundamentales para la aprobación de la misma. Entre ellas, pueden
mencionarse: o
Conseguir
la comprensión de los contenidos de la asignatura mediante la
resolución – no memorización - de las guías de
problemas. o
Resolver
otros casos propuestos durante las teorías y/o problemas extras de
libros. o
Conocer
el idioma inglés a nivel de lectura, pues toda la documentación
de los fabricantes de componentes electrónicos (hojas de datos,
herramientas de diseño y notas de aplicación) se encuentra
redactada únicamente en dicha lengua. o
Desarrollar
iniciativa personal y tenacidad para el diseño y puesta en
funcionamiento de los diversos circuitos propuestos en el laboratorio. o
Predisposición
y empatía para el trabajo en equipo. o
Interés
por la tecnología y la ingeniería. Circuitos
Electrónicos Digitales forma parte de la “Materia Circuitos
Electrónicos y Microprocesadores” (18 créditos ECTS) del
plan de estudios. Esta materia está desglosada en tres asignaturas
semestrales que van presentando diferentes conocimientos: Circuitos
Electrónicos Digitales, Circuitos Analógicos y de Potencia, y
Fundamentos de microprocesadores. Es también la asignatura previa
fundamental para Dispositivos
Integrados Especializados donde se retoman los temas de CED con un
enfoque orientado a circuitos integrados de alta densidad tipo FPGA.
Horarios:
o
Teoría:
Lunes
9 a 11 hs y Miércoles 10 a 11 hs. Aula A10 (2576 en decimal). o
Laboratorios: 5A y 5B (90 y 91 en
decimal) ·
Eduardo Boemo, Martes y Miércoles de 13 a
15 hs. ·
Federico García Salzmann, Jueves y Viernes
de 9 a 11 hs. o
Horarios
completos 1º curso EPS: pulse
aquí
Consulte la
planificación periódicamente pues puede sufrir cambios.
Verifique que su navegador no le devuelve una copia antigua
“cacheada”. La persona Responsable-Coordinador de la
sesión de laboratorio se indica como: ·
EIB: E. Boemo ·
FGS: F. García Salzmann Objetivos de CED CED es una asignatura de
introducción a los circuitos digitales. Se pretende que el estudiante
adquiera conocimientos básicos sobre circuitos combinacionales y
secuenciales. En el laboratorio además se enfatizan aspectos
prácticos como el montaje de prototipos, pasar a circuitos
especificaciones técnicas abstractas, e interpretar hojas de datos de
componentes. Adicionalmente, la asignatura intenta desarrollar el ingenio, la
tenacidad, la intuición, el sentido común para
analizar-resolver problemas y encontrar soluciones óptimas para cada
caso. Programa detallado de la
Asignatura: 1.- Álgebra de Boole o
Variable
binaria. o
Conceptos
básicos de numeración binaria. o
Operadores
lógicos o
Funciones
Lógicas. o
Tabla
de Verdad. o
Mintérminos
y Maxtérminos o
Simplificación
algebraica y gráfica (Mapas Veich Karnaugh). o
Teorema
De Morgan. o
Circuitos
digitales. o
Problemas 2.- Circuitos Combinacionales
Básicos o
Multiplexor-Demultiplexor. o
Concepto
de señal activo bajo o alto. o
Codificadores. o
Conversor
BCD-7 segmentos. o
Redundancia:
su uso para reducir el área y su efecto en la tolerancia a errores o
Funciones
a partir de multiplexores y codificadores. Concepto de K-LUT o
El
estilo de diseño TTL. 3.- Biestables, Registros y Contadores o
Flip-flops y Latches
tipo D. o
Señales
síncronas y asíncronas de control en un FF. o
Bloques
contadores integrados tipo xx163 o
Conexión
en cascada de xx163 en modo Diseño Síncrono. o
xx163
como divisor de frecuencia o
Tipos
de codificación de estados. o
Síntesis
de Contadores o
Esquema
interno de un FF tipo D (Biestables RS) 4.- Sistemas Secuenciales: Maquinas de
Estados o
Modelos
de máquinas de estado: Moore y Mealy o
Análisis
de la secuencia temporal de señales en una máquina de estados. o
Síntesis
de máquinas de estados y minimización de estados. o
Ejercicios. 5.- Circuitos Aritméticos o
Operaciones
con Numeración Binaria y Hexadecimal o
Circuito
Sumador de acarreo serio o
Resta
binaria. Representación de números en complemento a dos. o
Sumador
carry-look ahead o
Unidad
Aritmético Lógica (ALU). o
Multiplicador. o
Aritmética
Serie con FSMs 6.- Memorias Integradas y Circuitos Programables
de Baja Densidad o
Driver de tercer estado. o
Memorias
Tipo EPROM o
Utilización
de EPROM como tablas de Look Up (LUT). o
Generación
de ondas complejas mediante un esquema memoria-contador o
Formato
HEX. o
Estructura
de una PAL. Notación. o
Presentación
de dispositivos comerciales actuales tipo FPGA o
Diagrama
de flujo de diseño en una Herramienta EDA. 7.
Aspectos Eléctricos del Diseño Digital o
Niveles
lógicos y márgen de ruido o Fan-in y Fan-out. o
Tiempos
asociados a un circuito digital. o
Familias
de circuitos digitales. o
Pull-ups y Pull-downs o Drivers, Buffers de tercer estado y tranceivers. o Open drain, open collector. o Schmitt-trigger. o Anti-rebote
(debouncing) o
Circuitos
CMOS a nivel transistor. VIDEOS DE TEORÍA DE
CED Clases cortas para reforzar temas
durante la educación a distancia Tema FSMs Moore Clase
1: Introduc. comunicaciones serie en banda base. ·
UAM_CED_Clase_1_Intro_Serial_Comm.mp4 Clase
2: Detector Moore de la secuencia 1001 ·
UAM_CED_Clase_2_fsm_1001_1de4_operador
humano.mp4 ·
UAM_CED_Clase_2_fsm_1001_2de4_hasta_diagrama.mp4 ·
UAM_CED_Clase_2_fsm_1001_3de4_desde_diagrama.mp4 ·
UAM_CED_Clase_2_fsm_1001_4de4_hasta_simulac.mp4 Clase
3: Detector Moore de múltiplos de 8 ·
UAM_CED_Clase_3_fsm_multiplode8.mp4 Clase
4: Detector Moore de números (pares e impares). Parte 1. Clase
5: Detector Moore de la
secuencia 1001 en una ventana fija de 4 bits ·
UAM_CED_Clase_5_fsm_1001_enventanado_1de2.mp4 ·
UAM_CED_Clase_5_fsm_1001_enventanado_2de2.mp4 Clase
6: FSM Moore para control de
máquina expendedora de huevos Kinder. ·
UAM_CED_Clase_fsm_Kinder_1de3.mp4 ·
UAM_CED_Clase_fsm_Kinder_2de3.mp4 ·
UAM_CED_Clase_fsm_Kinder_3de3.mp4 Apps Android / iOS para CED Las guías de
problemas de CED se entregan por e-mail
a través de Moodle. Sirven como ejemplo del tipo de problemas
“que caen” en el examen. Sean en pdf o papel, estas guías no permite
verificar soluciones o resolver ejercicios durante el trayecto a casa en
metro o bus. Para mitigar este
problema, algunos problemas de CED han sido adaptados a teléfonos
móviles Android por TFGs del DSLab. Los temas
disponibles, que se amplían cada cuatrimestre, son: o
Células
MOS. o
Circuitos
Combinacionales. o
Circuitos
Aritméticos. o
Contadores. o
Máquinas
de Estado. o
Calculadora
de Mapas Veich-Karnaugh (también disponible en el Apple Store) Los/las estudiantes
interesados en estas apps gratuitas, pueden descargarlas de: https://play.google.com/store/apps/developer?id=DSLab+UAM
Bibliografía: Se
recomienda comenzar por los siguientes libros: “Diseño Digital:
Principios y Prácticas” Wakerly J., Signatura en la EPS UAM: 621.3/WAK
(varios ejemplares). Libro ameno y práctico. Ideal para iniciarse en
el tema. “Introducción al
Diseño Lógico Digital”, Hayes J., Addison-Wesley, 1996. ISBN: 0201625903. Libro formal y muy
completo. Importante para ampliar temas. “Fundamentos de Diseño
Lógico”, Charles
Roth Jr., Thomson 2005, ISBN: 9706863737. Libro con una excelente
colección de problemas complejos y originales. “Circutos Lógicos
Programables”, Tavernier,
C. Editorial Paraninfo. Libro muy completo para estudiar los dispositivos
tipo PAL. “Electrónica
digital”, Tomás Pollán
Santamaría, Zaragoza Prensas Universitarias de Zaragoza 2007. ISBN:
9788477339786. Libro completo y práctico. Importante para estudiantes
interesados en la construcción de circuitos digitales. “Diseño
lógico”, A.
Lloris Ruiz y A. Prieto, McGraw-Hill, Interamericana, 1996. Libro con
problemas resueltos; muy útil en el caso que pueda evitar la
tentación de estudiar de memoria las soluciones, en vez de ejercitarse
en la resolución de problemas desconocidos. o
Transparencias
del curso: o
PAL o
Aspectos
Eléctricos del Diseño Digital o
Bibliografía
adicional sobre Circuitos Digitales disponible en el Campus de la UAM: pulse aquí o
Biblioteca
UAM: pulse aquí Aprobación
Teoría CED Formato
evaluación continua: Un parcial de “lápiz y papel”
más dos una evaluación en el laboratorio (en el turno que
corresponda) sobre contadores y FSM Moore. A ello se suman los temas que se
evalúan directamente en el
examen final. Cada
examen se aprueba con el 50% de la nota. Se deben repetir en el examen final los temas de parciales
que hayan sido suspendidos. Más
detalles pueden consultarse en la Guía Docente de CED. o
Parcial
1: Álgebra de Boole y Circuitos Combinacionales (1,5 puntos) o
Parcial
2: Contadores (1,0 puntos). Se evalúa en el Lab o
Parcial
3. FSM Moore (1,5 puntos). Se evalúa en el Lab o
Examen
final: 6,0 puntos Aprobación
Laboratorio CED Se deben
obtener al menos 5 puntos sobre 10. El peso de cada práctica es: o Práctica
1 (MUX): 1 puntos. o Práctica
2 (Contadores): 2 puntos. o Práctica
3 (FSM): 3 puntos. o Práctica
4 (ALU, y utilización de ROMs para realizar FSM y Funciones
Aritméticas complejas): 4 puntos. Las
prácticas de HW se pueden recuperar en una sesión al final de
curso y la nota se reduce multiplicando por 0,8. Las sesiones de
simulación no se recuperan. Un 10 en el Lab certifica una cualidad muy
apreciada en Ingeniería: completar el trabajo asignado en el breve tiempo
asignado, cumpliendo con la especificación del problema. Nota Acta CED: 0,3 LAB + 0,7
Teoría La nota se
pesa con la fórmula anterior si se obtiene al menos un 5 en Lab y
Teoría. En caso contrario, es la nota del suspenso de Teoría.
La nota del Lab aprobado se guarda indefinidamente. Información
complementaria: o
Algunas direcciones de tiendas de componentes
electrónicos: o
http://www.e-merchan.com/ (en
Alcobendas) o
Manual componentes 74XXX: pulse
aquí o
Base de Datos de Componentes: pulse
aquí o
Algunas sugerencias para las sesiones de montaje
hardware: pulse aquí |
