FPGA at UAM

Esta asignatura es la primera de tres cursos de la UAM sobre diseño basado en FPGAs. En las clases de teoría se introducen los principales conceptos sobre:

· Circuitos VLSI semicustom.

· Arquitectura de FPGAs.

· Análisis de retardos de circuitos integrados.

· Fallos de sincronización y principio de diseño síncrono.

· Herramientas y algoritmos EDA.

· Diseño de alta velocidad (pipelining).

· Conceptos de testabilidad.

La teoría se complementa con una serie de guías de problemas y lecturas, ambas obligatorias. En la parte de Laboratorio se experimenta el ciclo de diseño de un ASIC a través de las herramientas de Xilinx. Para los montajes HW se utiliza una tarjeta de desarrollo basada en la Serie Spartan 3. Finalmente, se realiza el análisis y diseño de un pipeline de máxima velocidad, y se desarrolla un procesador embebido elemental.

· Para saber más detalles sobre los objetivos y el programa detallado de la asignatura pulse aquí

Ficha de la Asignatura:

· Curso: Tercero

· Carreras:

DIE: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación

DEPSE: Grado en Ingeniería Informática / Doble Grado Informática-Matemática

· Semestre: 1º (Septiembre a Diciembre).

· Créditos ECTS: 6.

· Horario de Teoría: Lunes de 11 a 12 y Martes de 11 a 13 (Team)

· Laboratorio: Lunes 9 a 11 hs (Team)

Profesores:

· Eduardo Boemo (Teoría)

· Fernando Barbero (Laboratorio)

Página del Laboratorio:

· Cursos anteriores

Lecturas Recomendadas: Pulse aquí

Aprobación de DIE

La nota final de la asignatura se obtiene de las notas de teoría y laboratorio. La teoría consta de dos parciales de 4 y 3 puntos.

El laboratorio consta de una serie de prácticas que en total suman 3 puntos. Para aprobar la asignatura por evaluación continua es necesario cumplir dos condiciones:

a) Aprobar el lab.

b) Sumar 5 entre la nota del Lab y la nota de los parciales APROBADOS (un parcial suspendido tiene nota CERO).

En caso de suspender uno o los dos parciales, se pueden recuperar en el examen ordinario de Enero.

Si no se ha superado la evaluación continua (ya sea por no superar el Lab o no llegar a 5 puntos) se puede recuperar la asignatura completa en la convocatoria extraordinaria de Junio. Ésta incluye los dos parciales y un examen de lab.

· El laboratorio debe ser aprobado en cualquiera de las opciones (continua o examen extraordinario); de lo contrario, la nota final en actas será suspenso.

Aspectos importantes sobre la evaluación de la parte de Laboratorio de Junio

· El texto de la parte del examen de Laboratorio (en Junio) se puede recoger el día del examen extraordinario y se realiza en el Lab C115. Se debe superar en una semana.

· La dificultad de esta prueba (diseño de circuitos más examen oral) es similar al de las prácticas realizadas durante el año, y lo mismo sucede con su carga horaria (aprox 24 hs en total).

· Para resolver el examen de Laboratorio, el estudiante tendrá 5 días hábiles siguientes al día del examen extraordinario.

· Los circuitos propuestos son nuevos y no han sido desarrollados durante el laboratorio. Es decir, no se trata de mostrar los ejercicios del laboratorio anterior.

· Los que se presenten al examen de Lab de Junio deberán contactar con el Coordinador de Laboratorio (Fernando Barbero)

Aspectos Técnicos:

· Tecnologías: FPGAs Xilinx, Standard Cells Atmel 0.18 u.

· Torneo Abierto DIE/DEPSE UAM sobre Simulated Annealing: pulse aquí

· Bibliografía disponible en el Campus de la UAM: pulse aquí

· Algunas sugerencias sobre montajes de HW: pulse aquí

· Reglamento: pulse aquí

Conferencias Invitadas:

· Thales Alenia (Tres Cantos) TBC

· Astrim CRISA (Tres Cantos): TBC

· Visitas a compañías de la zona: TBC

Algunas direcciones de tiendas de componentes electrónicos:

· http://www.e-merchan.com/ (en Alcobendas)

· http://es.farnell.com/

· http://www.digikey.com

"Si hacer circuitos no fuera duro no se le llamaría hardware" (John Wakerly)

Last update: 07/09/2020 12:53