Varios motivos impulsan a la industria y a las universidades a estudiar el consumo de energía de los circuitos digitales actuales: movilidad de los equipos electrónicos, coste de los accesorios de refrigeración y encapsulados, impacto medioambiental, coste de la energía, tasa de fallos, y restricciones a la densidad de integración VLSI.
Diseñar circuitos VLSI para bajo consumo requiere de una metodología en cada etapa del proceso de desarrollo. Los principales componentes de tal metodología son estimación y optimización de consumo. A pesar de las muchas técnicas para estimación de consumo publicadas recientemente en la literatura especializada, el problema todavía no está resuelto completamente, ni siquiera al nivel de puertas lógicas. Debido a la complejidad computacional que requiere la estimación de consumo, no puede obtenerse precisión y velocidad al mismo tiempo. Este problema se observa en la estimación de consumo medio para nodos individuales; y para el consumo medio total en los circuitos secuenciales grandes.
Esta tesis tiene como objetivo estimar el consumo de potencia media a nivel de nodos individuales en FPGAs. Para ello, se desarrolló una plataforma de estimación de consumo con herramientas y estructuras de datos comunes y reusables dentro de una familia de aplicaciones EDA de diseño para bajo consumo. El software desarrollado se integra con las herramientas de Xilinx. Adicionalmente, se ha incorporado el simulador Modelsim dentro del bucle que implementa la técnica propuesta. Igualmente, al haberse usado formatos estándares para el intercambio de datos, es posible integrar la herramienta desarrollada en esta tesis en ambientes de diseño para FPGA de otros fabricantes, y lo mismo para otros simuladores que soporten formatos estándares.
Para validar los resultados, se realizaron más de 1500 simulaciones y experimentos sobre dispositivos Virtex, Virtex-E y Virtex-II cubriendo 10 años de evolución de la tecnología de dispositivos lógicos programables. Las medidas físicas obtenidas permitieron orientar la investigación y a la vez facilitar la evaluación, calibración y depuración del software. El resultado es una herramienta precisa de estimación desarrollada sobre una plataforma general para el diseño de circuitos de bajo consumo.Profesor Ayudante LOU en la Escuela Politécnica Superior, UAM desde octubre del 2003. Ocupó un cargo similar en la Facultad de Ciencias Exactas de la Univ. Nac. Del Centro de la Pcia. de Bs. As. desde 1997 y como Ayudante Alumno desde 1993, con lo cual la experiencia docente universitaria es de 13 años. Las asignaturas en las que participó fueron Física I y Trabajos de Laboratorio, Análisis de Sistemas I y II, Computación III, Programación Exploratoria, Programación Orientada a Objetos, Introducción a la Arquitectura de Sistemas, Arquitectura de Computadoras, y Tópicos de IA Distribuida en Argentina (UNCPBA )y Arquitectura y Tecnología de Computadores en la UAM.
Sus líneas de investigación incluyen estimación de consumo de circuitos VLSI, diseño de circuitos digitales con lógica programable y herramientas EDA.
Participó en 5 proyectos públicos de I+D y en otros 6 con empresas y administraciones. Como resultado de estas tareas publicó 30 contribuciones desde 1998 siendo las más relevantes: