SEMINARIOS DE DOCTORADO 2005-2006
Doctorado en Ingeniería
Informática
y de Telecomunicación
Escuela Politécnica Superior, Universidad Autónoma de Madrid
6 de Octubre de 2005, 12:00
Salón de Grados, Escuela Politécnica Superior, Universidad Autónoma de Madrid
Diseño de Circuitos con Protocolos de Sincronización Self-Timed en Dispositivos Programables FPGAs.
Susana Ortega Cisneros
Escuela Politécnica
Superior,
Universidad Autónoma de Madrid.
Resumen/Abstract
En este seminario se presenta la tesis de
doctorado
‘Diseño de Circuitos con Protocolos de Sincronización Self-Timed
en
Dispositivos Programables FPGAs.’ En esta tesis se presenta el diseño e
implementación de circuitos digitales con sincronización Self-Timed
(ST). Se desarrolla una metodología para el prototipado rápido de
circuitos con
sincronización ST en FPGAs como una alternativa de bajo coste y tiempo
de
diseño.
Los
circuitos desarrollados en este trabajo así como la descripción de los
módulos
de control y bloques de procesamiento están basados en estructuras micropipeline
ST de 2 y 4 fases. Éstas se utilizan para el control de circuitos
aritméticos,
neuronales y microprocesadores. Se propone una metodología para la
implementación de retardos en FPGAs y se aborda en detalle el diseño de
los
bloques de control asíncronos (BCAs). Además se presentan las
propuestas y
análisis de circuitos de control asíncronos distribuidos y
centralizados para
la optimización de los recursos disponibles en las FPGAs.
Finalmente se describe el diseño de los módulos que componen a un microprocesador ST de 16 bits, desarrollado con un protocolo de 4 fases, que sólo requiere de un pulso externo a la entrada para iniciar el proceso de ejecución de las instrucciones, el cual presenta una optimización de consumo de potencia con respecto a su homologo síncrono.
presentación PDF presentation
Nombre/Susana Ortega Cisneros
Realizó
estudios de Ingeniería en Comunicaciones y Electrónica en la
Universidad de
Guadalajara, Jalisco México, obtuvo el Grado de Maestro en Ciencias en
Ingeniería Electrónica y del Estado Sólido en el Centro de
Investigación y de
Estudios Avanzados del IPN (CINVESTAV) en México D.F.
Entre
sus
actividades profesionales ha sido responsable del sector de deposito
COC en las
líneas de fabricación de cabezas de disco duro, en la planta de
manufactura IBM
de Guadalajara México, en la sección de Sliders Fab, Harmony Process.
Realizó
actividades de desarrollo tecnológico en la planta de IBM de San José
California EUA.
Laboró
en la
Planta de HP de Guadalajara como Ingeniero de Proceso en el
departamento GMO de
remanufactura de tarjetas electrónicas.
Ha
desarrollado
actividades de investigación en el CINVESTAV de México y actividades
docentes
en la Facultad de Ingeniería de la Universidad de Guadalajara.
Sus áreas de investigación incluyen: Diseño de microprocesadores orientados al bajo consumo, diseño de circuitos asíncronos, lógica reconfigurable, redes neuronales e instrumentación de sistemas biomédicos.