JCRA 2003

Inscripción

Bienvenida y Conferencia Plenaria 1
Ana Acevedo, El Programa Universitario de Xilinx

Sesión M1A: Reconfiguración Dinámica (I)

Chairperson: Sergio López-Buedo
-Incremental Routing for Run-Time Parametrisable Designs. Derbyshire A., Luk W., Gause J.

-ENAMORADO Reconfiguración Parcial de FPGAs en Dispositivos Moviles. Jimeno A., Krasteva Y., de la Torre E., Riesgo T.

-Algoritmo de Complejidad Constante para una Gestión Eficiente de FPGAs Dinámicamente Reconfigurables en 2D. Román Navarro S., Septién del Castillo J., Mecha López H.

Sesión M1B: Redes Neuronales

Chairperson: Francisco Pelayo
- Implementación en FPGAs de una Plataforma de Simulación de Neuronas de Pulsos. Agís R., Ros E., Carrillo R.R., Ortigosa E.M., Pelayo F.J., Prieto A.

- Implementación de Redes Neuronales con FPGAs para el Reconocimiento del Habla. Ortigosa E. M., Cañas A., Ros E., Carrillo R. R., Agís R., Ortigosa P.M.

- Implementación de un Control Neuronal en una FPGA y su Comparación con Otras Técnicas de Control. Sosa J.C, Pardo F, Boluda J.A.

Pausa Café

Sesión M2A: Aritmética / Procesamiento de Señal (I)

Chairperson: Javier Valls
- Implementación de la Transformada de Gabor Utilizando Hardware Reconfigurable. Romero B., Hernández J.A.

- Transformación Log-polar en FPGAs utilizando CORDIC. Pardo F., Boluda J.A., Sosa J.C.

- Diseño Eficiente de un Módulo FFT-IFFT-64 sobre FPGA. Millán A., Bellido M.J., Juan J., Ruiz-de-Clavijo P., Guerrero D., Ostua E.

- Core en VHDL de la Transformada Wavelet. Mateos R., Gardel A., Bravo I., Hernández A., García C.

Sesión M2B: Diseño para Bajo Consumo

Chairperson: Eduardo Boemo
- Logic Depth, Power, and Pipeline Granularity: Updated Results on Xilinx XC4K and Virtex. Sutter G., López-Buedo S., Boemo E., Todorovich E.

- Estudio del Consumo Durante el Proceso de Reconfiguración en FPGAs de RAM estática. García Lorenz M., Mengibar Pozo L., Entrena Arrontes L.

- Estimación de Actividad para FPGA Basada en una Técnica Estadística. Todorovich E., Sutter G., Boemo E.

- Permutación de los Datos de Entrada como Estrategia de Diseño de Bajo Consumo: Algunos Ejemplos en FPGAs. Boemo E., Sutter G.

Comida

Tutorial 1: Reconfiguración dinámica en FPGAs: los estilos Atmel y Xilinx.
García Lorenz M. (Universidad Carlos III, Leganés, Madrid) Lopez-Buedo S. (Escuela Politécnica Superior, Univ. Autónoma de Madrid).

Chairperson: Celia López Ongil

Tutorial 2: Planteamiento de una Alternativa de Solución al Reto del Proceso de Matching sobre Bases de Datos Grandes. Aplicación del Método en los Sistemas de Identificación Personal Basados en Biometría de Huella Dactilar.
Fons F., Fons M., Canyellas N., Cantó E., López M.

Chairperson: Elías Todorovich

Sesión M3A: Lógica Difusa

Chairperson: Ángel Barriga
- Implementación de Sistemas Fuzzy Complejos sobre FPGAs. Garrigós-Guerrero F.J., Ruiz-Merino R.

- Modelado de Alto Nivel e Implementación sobre FPGAs de Sistemas Difusos. Barriga A., Marbán M.A., Sánchez-Solano S., Brox P., Cabrera A.

- Plataforma Reconfigurable para el Desarrollo de Sistemas de Control Basados en Lógica Difusa. Cabrera A., Sánchez-Solano S., Baturone I., Moreno-Velo F.J., Barriga A.

- Adaptación de la Arquitectura de un Microcontrolador Estándar Orientado a FPGA para el Soporte de Algoritmos Difusos. Acosta N., Vázquez M., Todorovich E., Simonelli D.

Sesión M3B: Reconfiguración e Internet

Chairperson: Jon Tombs
- Acceso Remoto a Plataformas de Prototipado Reconfigurable. Gómez J.A., Martín A., Rodríguez D., Sánchez J.M., Vega M.A.

- Programación y Acceso Remoto de PLDs Laboratorio Ubicuo. García Zubía J., Larrauri I., Angulo J.M. y Kahoraho E.

- Arquitectura Híbrida Reconfigurable para Aplicaciones Web. Rodríguez Lozano D., Sánchez Pérez J.M., Gómez Pulido J.A.

- Laboratorio Web para Prototipado y Verificación de Sistemas Hardware/Software. Gómez-Arribas F.J., González I., González J. y Martínez J.

Sesión M4A: Reconfiguración Dinámica (II)

Chairperson: Hortensia Mecha
- Reconfiguración Dinámica de FPGAs para la Aceleración de la Inyección de Fallos Basada en Simulación. de Andrés D., Albaladejo J., Lemus L., Gil P.

- Gestión de Hardware 2D Multitarea en FPGAs Dinámicamente Reconfigurables basado en Listas de Vértices. Tabero J., Septién J., Mecha H., Mozos D.

Sesión M4B: Aritmética de Computadores

Chairperson: Antonio García Ríos
- Implementación de Filtros Adaptativos Usando RNS. Ramírez J., García A., González D., Castillo E., Parrilla L., Lloris A.

- Multiplicadores Canónicos sobre Campos GF Generados por un Tipo de Trinomios Irreducibles. Imaña J.L., Sánchez J.M.

Fin de sesiones

Conferencia plenaria 2: Software-Compiled System Design by Alistair MacArthur, Senior Field Applications Engineer.

Celoxica University Program (CUP) by Susie Cox, University Program Administration Manager.

Pausa Café

Sesión J1A: Visión (I)

Chairperson: Fernando Pardo
- Implementación sobre Hardware Reconfigurable del Algoritmo de Canny para la Extracción de Contornos. Martínez-Alvarez J.J., Pinzolas-Prado M., Ferrández-Vicente J.M.

- Entorno de Cosimulación y Codiseño de Sistemas de Inspección Visual Automáticos basado en Handel-C. Cuenca S., Cámara A.

- Detección de Bordes de Imágenes mediante Mascaras de 3x3 con FPGAs. Bravo I., Mateos R., Gardel A., Hernández A., Lázaro J.L., Rivera R., Heras J.J., Jiménez P.

Sesión J1B: Comunicaciones

Chairperson: Sergio Cuenca
- Sistema Escalable para Tratamiento de Señales Sensoriales. Hernández A., Ureña J., Mazo M., García J.J., Bravo I, Ochoa A.

- DIGIMOD una Herramienta para Implementar Modems en Banda Base y en IF Sobre FPGA. Marín-Roig J., Torres V., Canet M.J., Pérez A., Sansaloni T., Angarita F, Almenar V., Valls J., Cardells F., Vicedo F.

- Implementación en Lógica Programable de un Codificador Cíclico para Enlaces Infrarrojos. Arnone L., Gayoso C., González C., García J.C., Castiñeira J.

Tutorial 3: Sincronización Self-Tiped: Protocolos de 2 y 4 Fases.
Boemo E., Ortega S. (Escuela Politécnica Superior, Universidad Autónoma de Madrid, España).

Chairperson: Enrique Mandado

Tutorial 4: Nuevas Arquitecturas Reconfigurables para Procesado Digital.
Ezquerra J., Basterretxea K.

Chairperson: Teresa Riesgo

Comida

Sesión J2A: Aritmética / Procesamiento de Señal (II)

Chairperson: Francisco Gómez Arribas
- Validación de Diseños Custom DSP mediante Entorno Matlab-System Generator-Placa FPGA-PCI. Ortega Álvarez V., Payá G., Peiró M.M., Ballester F., Herrero V., Gadea R.

- Implementación de un Core IP Filtro FIR basado en Aritmética Distribuida. Angarita F.E., Canet M.J., Valls J., Viñedo F.

- Metodología de Diseño de Sistemas Digitales Mediante Técnicas HDL Aplicación al diseño de un filtro FIR. García García R., Mateo Aroca A., Jiménez Martínez J. Mª. , Iborra García A.

Sesión J2B: Sistemas empotrados y codiseño

Chairperson: Michael G. Lorenz
- Diseño e Implementación sobre FPGA de un Microprocesador Empotrable en SoC de Control. Ostúa E., Díaz M.J., Ruiz-de-Clavijo P., Millán A., Guerrero D., Juan J. (Dpto. de Tecnología Electrónica), Barriga A. (Dpto. de Electrónica y Electromagnetismo, Universidad de Sevilla, Instituto de Microelectrónica de Sevilla – CNM – CSIC, Spain). Pág. 385-392.

- UNSHADES-2 Una plataforma híbrida FPGA-DSP para codiseño y co-depuración. Aguirre M.A., Tombs J.N., Baena V. y Torralba A. (Dpto de Ingeniería Electrónica. Escuela Politécnica Superior de Ingenieros Universidad de Sevilla). Pág. 393-398.

- Codiseño Hardware-Software de un Algoritmo de Matching Biométrico. Fons M., Fons F., Canyellas N., Cantó E., López M.

Sesión J3A: Sistemas de Control

Chairperson: José Luis Martín
- Alternativas Hardware para la Locomoción de un Robot Apodo. E. González J, González I y Boemo E.

- Diseño de un Controlador Optimo por Asignación de Polos en VHDL. Al-Hadithi Basil M, Apéstigue V.

- Adaptación de Arquitecturas SW de Control de Robots en Tiempo Real a Plataformas. Requena F, Ortiz FJ, Suardíaz J, Iborra A.

- Coprocesador Reconfigurable de Adquisición-Generación de Datos para Instrumentos Virtuales de Medida. Moure M.J., Valdés M.D., Mandado E., Quintáns C.

Sesión J3B: Criptografía

Chairperson: Eduardo Sánchez
- Aspects Regarding the Hardware Implementation of the AES Candidate Algorithm Finalists. Mang E., Mang I.

- Estudio Comparativo entre Diversas Implementaciones del Algoritmo Criptográfico IDEA usando FPGAs. Granado J. Mª, Vega M. A., Sánchez J. M., Gómez J. A.

- Implementaciones del Algoritmo DES con Clave Variable y Clave Fija utilizando FPSLIC. Sánchez Reíllo R., García Lorenz M., López Ongil C., Entrena L., Jenaro Rodríguez, J.

- Estudio Comparativo de Algoritmo Criptográfico IDEA en Virtex y Virtex II. González I., Gómez-Arribas F. y Martínez J.

Tutorial 5: Tcl/Tk para Herramientas EDA.
Todorovich E. (INCA/INTIA, Departamento de Computación y Sistemas, Facultad de Ciencias Exactas, UNCPBA, Tandil, Argentina).

Chairperson: Eloy Anguiano

Tutorial 6: Tarjetas Reconfigurables para procesamiento de imagen con Handel-C.
Cuenca S. (Departamento de Tecnología Informática y Computación, Universidad de Alicante, Spain).

Chairperson: Joseba Ezquerra

Fin de sesiones

Cena de Gala

Tutorial 7: Soluciones en Circuitos Analógicos Programables (FPAA)
Guerrero-Rodríguez J.M., Gómez-Vela D., Quirós-Olozabal A. (Grupo de Diseño de Circuitos Microelectrónicos, Universidad de Cádiz, Spain).

Chairperson: Manuel Moreno

Tutorial 8: Introducción a la Técnica Boundary-Scan
Quirós-Olozábal A., Gómez-Vela D., Guerrero-Rodríguez J.M.
(Grupo de Diseño de Circuitos Microelectrónicos, Universidad de Cádiz, Escuela Superior de Ingeniería, España).

Chairperson: Miguel Ángel Aguirre Echanove

Tutorial 9: Diseño electrónico para el aplicaciones en el espacio
Ortega J.A. (Astrium-CRISA, España).

Chairperson: Manuel Moreno

Tutorial 10: Técnicas de Inyección de Fallos basados en VHDL
Baraza Calvo J.C., de Andrés Martínez D., Gil Tomás D., Gil Vicente P.J. (GSTF, Dpto. de Informática de Sistemas y Computadores-DISCA, Univ. Politécnica de Valencia).

Chairperson: Miguel Ángel Aguirre Echanove

Pausa Café y Presentación de Tarjetas y Experiencias Educativas

Sesión V1A: Visión (II)

Chairperson: Andrés Iborra
- A Reconfigurable Machine to Model the First Stages of the Human Visual Pathway. Pelayo F.J., Morillas C., Martínez A., Romero S., Ros E., Pino B.

- Optimización del Algoritmo de Etiquetado CCL para Procesado de Imágenes en Tiempo Real basado en Lógica Reconfigurable. Navarro-Lorente P.J., Toledo-Moreo A., Suardíaz-Muro J., Iborra García A. , Fernández-Andrés C.

- Experiencias con Xilinx System Generator en el Desarrollo de Algoritmos Hardware de Vision por Computador. Suardíaz Muro J., Toledo Moreo A., Navarro Lorente P.J., Jimenez Carvajal C., Fernández Andrés C., Iborra García A.

Sesión V1B: Educación

Chairperson: Guillermo González de Rivera
- Sistema de Gestión de Aplicaciones Implementadas en FPGAs. Ledo Bañobre R., Losada Sampayo A., Álvarez Ruiz de Ojeda J.

- Placa prototipo para el desarrollo de Test Automatizados de Circuitos en FPGAs. Sánchez M., Jiménez R.

- Tarjeta Didáctica para Prácticas de Circuitos Lógicos en FPGA. Leyva-Hernández G., Jaramillo-Ramírez R.

- Placa Educativa Basada en Lógica Programable con Interfaz AD y DAC. Martínez M., González C., Gayoso C.

Sesión V2A: Reconfiguración Dinámica (III) y Aplicaciones (I)

Chairperson: Juan Manuel Sánchez Pérez
- Un Sistema de Enrutamiento Dinámico para un Circuito Reconfigurable Bio-Inspirado. Thoma Y., Sanchez E, Tempesti G., Moreno Arostegui J.M.

- Functional Configuration Controller as a Part of Simulation Tool for Dynamically Reconfigurable Devices. Kedzierski K., Napieralski A., Moreno J.M., Scandaliaris J.

- FPGA Accelerator for an Associative Computing Engine. Veredas X., Scheppler M., Heer C., Carrabina J., Pfleiderer H-J.

Sesión V2B: Aplicaciones (II)

Chairperson: Gerardo Leyva
- Aplicación de los Dispositivos de Lógica Programable en Sistemas de Adquisición de Datos en Física de Altas Energías. Torres J., González V., Sanchis E., Soret J., Torralba G.

- Implementación de Circuitos Self-Timed de 2 y 4 Fases en FPGAs. Ortega S., Raygoza J.J., Sutter G., López-Buedo S. y Boemo E.

- Reconocimiento de Patrones de Tensión-Deformación de los Ligamentos de una Articulación. Raygoza J.J., Ortega S., González de Rivera Peces G., López-Buedo S., Garrido J. y Boemo E., Gómez E., Bonsfills N., Núñez A.

Conferencia plenaria 2:Integridad de la Señal en el Test de Sistemas Digitales. Joan Mercadé Application Engineer, Tektronix Española, S.A

Entrega de Premios y Fin de Congreso

Comida