|
Introducción:
Esta
asignatura revisa los principales conceptos de tecnología FPGAs,
relacionados con diseño de bajo consumo y alta velocidad.
Los
temas del curso están elegidos para servir como puente al resto de las
asignaturas del Master para aquellos estudiantes
que no han cursado DCSE o EDCD
de la EPS-UAM, y que estén interesados en especializarse en diseño de
circuitos digitales.
No
se recomienda esta asignatura a estudiantes que ya hayan aprobado DCSE o
EDCD.
Profesor:
Eduardo Boemo
Lugar:
Aula de
Seminarios C-106, Lunes de 16 a 18 hs
Planificación
preliminar:
La
planificación puede cambiar; consulte todas las semanas esta tabla
Común:
03OCT11: Presentación de la Asignatura.
Parte A: Clases de nivelación (para aquellos
estudiantes que no han cursado DCSE o EDCD de la EPS - UAM)
10OCT11:
Introducción CBICs
17OCT11:
Introducción FPGAs
24OCT11:
Introducción FPGAs
31OCT11:
Introducción FPGAs
Parte B: Clases para todos los alumnos
matriculados
07NOV11:
Retardos en Circuitos Integrados
14NOV11:
Sincronización
21NOV11:
Diseño de Alta Velocidad
28NOV11:
Diseño de Alta Velocidad
05DIC11:
Diseño de Bajo Consumo
12DIC11:
Diseño de Bajo Consumo
19DIC11:
Diseño de Bajo Consumo
Criterios
de Evaluación:
La evaluación está compuesta por dos partes comunes más un examen de
laboratorio para aquellos estudiantes que no hayan aprobado las asignaturas DCSE o EDCD en la EPS UAM.
Parte 1: Teoría (común)
Preguntas y ejercicios sobre las guías de problemas, transparencias o
lecturas obligatorias. Para aprobar la asignatura es necesario sacar 5 o más
puntos en este apartado de la evaluación.
El
horario de examen de esta asignatura siempre coincide con el de DCSE de 4º
año de Ingeniería de Telecomunicación.
Parte 2: Trabajo de investigación (común)
Trabajo
experimental: Realización de un experimento sobre FPGAs
utilizando herramientas EDA de Xilinx, instrumental y/o componentes
avanzados. El análisis y trabajo resultante se mostrará durante una sesión
que se acordará con el profesor de teoría. L
Para aprobar la asignatura es necesario obtener 5 o más puntos en este
apartado de la evaluación. Para sacar una nota global de 8 o superior es
condición mínima necesaria elegir realizar el Trabajo experimental de Laboratorio.
Parte 3: Lab (Solo para los estudiantes de fuera
de la EPS)
Se evaluará mediante un breve interrogatorio frente a la herramienta XILINX
ISE, el conocimiento de la misma. Para aprobar la asignatura es necesario
obtener "aprobado" en este apartado de la evaluación.
La nota final de la asignatura
es el promedio de la parte 1 y 2 de la evaluación
Tecnologias:
FPGAs Xilinx
(ISE-Spartan-Virtex),
Standard Cells Atmel 0.18
u.
Temario:
Parte
1: Nivelación (sólo para estudiantes que no hayan aprobado las asignaturas
DCSE y EDCD
de la EPS UAM)
1. Introducción a la tecnología FPGAs: Cell-based ASICs. FPGAs Xilinx. LUTs, CLBs e IOB. Interconexión. Herramientas EDA. Librerías.
Flujo de diseño de un ASIC/FPGA. Mercado de FPGAs
2. Laboratorio de FPGA: Familiarización con la herramienta XILINX ISE.
Tutorial 1 y 2 (6 hs)
Parte 2: Temas avanzados de diseño de alta velocidad / bajo consumo (para
todos los estudiantes matriculados en la asignatura)
3. Retardos en circuitos integrados: Retardo intrínseco y extrínseco. Glitches. Skew de reloj. Fallos
de Sincronización. Árboles de reloj. Skew máximo admisible
4. Diseño de Alta Velocidad I - Pipelining:
Paralelismo y pipelining. Latencia y throughput. Métodos heurísticos de segmentación. Líneas equitemporales. Registros de skewing
y deskewing. Granularidad y Profundidad de Lógica.
Funciones de costo. Comunicación global y local. Compromiso entre área,
velocidad, y latencia. Ley de los Rendimientos Decrecientes. Segmentación e
interconexión.
5. Diseño de Alta Velocidad II - Wave pipelining:
Fundamentos. Velocidad máxima de operación. Bandas oscuras. Skewed-clock wave pipeline
6. Diseño de Bajo Consumo - Técnicas
aplicables a ASICs: Consumo en circuitos CMOS.
Medición de consumo. Potencia y Energía. Influencia de la actividad espuria.
Dependencia de los datos. Potencia de
sincronización y off-chip. Revisión de técnicas LPD aplicables al diseño
FPGA. ATP en FPGAs. Consumo en
microprocesadores. Verificación Térmica (4 hs).
7.
Diseño de Bajo Consumo - Pipelines Self-timed:
Células Toggle, Müler y
OR de eventos. FIFO y pipeline ST
Lecturas
Obligatorias:
Para
el examen final de la asignatura se deben estudian diversos artículos. Las versiones
pdf de los mismos se encuentra aquí
Examen
final:
19
de Enero de 2011 en hora a confirmar. Este examen coincide en lugar y hora
(no en temas) con el examen de DCSE de 4to Ing. Telecom.
Bibliografía:
Algunos
libros disponibles en el campus de la UAM sobre temas relacionados con la
asignatura se listan aquí
|