|
FPGA-BASED
SYSTEMS Undergraduate
Courses |
Competición EPS-UAM en Simulated Annealing · DCSE: Diseño de Circuitos y Sistemas Electrónicos (Ingeniería Telecomunicación) · EDCD: Estructura y Diseño de Circuitos Digitales (Ingeniería Informática) |
|
Introducción Las dificultades de realizar un buen placement se
experimentan rápidamente probando unas cuantas configuraciones en el sencillo
circuito propuesto por S. Szollar y J. Young. Anualmente después de la clase de Herramientas
EDA, comienza la célebre competición EPS-UAM sobre optimización mediante el
simulador de Annealing
de Szollar y Young. Los competidores pueden probar
modificar los parámetros del Annealing, realizar un Mincut o mezclar dichas ideas
con un proceso manual. Los mejores resultados no superan por ahora la barrera
de 380. Una vista rápida a los mismos también evidencia que un buen placement
produce una distribución Pareto-Levy de retardos. Ficheros para instalar Anneal-O-Matic: pulse
aquí
Mejores resultados (debajo de 400)
Fahim
Fernández, Nasib, Curso 2010-11
Sergio Casas, Curso 2009-2010
Pablo Bracho, Curso 2009-2010
Pablo Bueno, Curso 2009-2010
Darwin Cordova, Curso
2009-2010 |
